从STX1的集显面积来看250mm^2还真能塞得下32WGP+64MB的缓存

通过最笨的数像素点方式，估算一个R3.5 SE的面积约为33mm^2

12CU/16CU给8MB或者16MB提升应该就比较明显了吧？

这帖子我还没写完，刚才临时出个门

现在继续
一样的方法,估算一个R3.5 WGP的面积约等于3.13mm^2

加入与R2、R3 WGP的对比

发现R3.5的WGP比R3大了许多，这还是建立在N4密度比N5大的前提下

想了想还得加一个和PHX的对比，但是翻了一圈没发现有人给PHX照相，偷一个PHX2的图看看

这张图拍摄角度不正，所以直接数像素不能完全反映真实的比例，但是我又懒得去学怎么处理这种情况，就凑合看看

PHX2的面积我取的137，算完面积大概是2.5^mm2，可以看到和N31保持一致

关于这64m的缓存，我打算先用Zen 5性能核上面的16m三缓算算看

面积大概是9.8mm^2

再找一个MCD的算算

算完面积大概是15.57mm^2，这个面积真的大了好多

对于n48，按照舅舅党的说法4SE 64CU，那么四个SE的面积应该稍大于4*33，64m IF缓存的面积应该在4*9.8和4*15.57之间。这些加起来的面积大概在175-200之间
结论：放不下

但想一想如果是MCM设计呢？200-250这个范围足够放下4个SE、命令处理器、L2缓存、和其他uncore部分，MCD也可以得到复用

每年都得给李艳红充钱ban个贴吧遇到的**

是真的无语

其实300mm2大小也没太大关系，可以增加缓存到128M，放40组wgp

不过zen5c的面积也没比zen5小太多，其实完全可以塞入10个zen5组成一个ringbus，这样多线程没太多损失，但性能更加突出（不用跨ccx了）

Phoenix是178mm2。
Strix是225mm2，12.06mmx18.71mm。
，大了26%。N4P工艺。
CPU+L3一共占26%面积，GPU+显示引擎一共占21%面积，NPU占7%面积。
单个ZEN5+L2是4.13mm2
单个ZEN5C+L2是3.07mm2
单个WGP（不含前后端）是3.06mm2
4个AIT+1个mem一组是1.57mm2

达到目的就成。要做MCM不是有Halo，要大核多不是有9000系列。核显也想加无限缓存，不是没地方了嘛。N4很贵的。

虽然不是所有场景都受益，但是就是不舍得多给cache点空间，宁可给npu这东西

扫二维码下载贴吧客户端

下载贴吧APP
看高清直播、视频！

1 2 下一页尾页
28回复贴，共2页
，跳到页

<<返回ati吧

分享到:

日	一	二	三	四	五	六