首先我们知道硅原子的直径是0.12纳米,量子隧穿发生的最下尺寸在7纳米左右,尺寸越小,量子隧穿发生的可能性越大。计算机运行是对电路中电阻‘’无和有’两种情况的二进制计算,当量子隧穿发生的时候,正常情况下非常明朗的无或者有这两种状态就会被打乱,发生的次数越多,错误也就越多,当错误足够多的时候,系统就不能自我纠错,当这种严重错误发生的时候系统就死机了,再也无法进行任务处理。
有的人会说这种论调早已经不新鲜了,他们对芯片密度极限为7纳米的预言已经被5纳米打脸。我们且不谈现在的5nm存在文字游戏的嫌疑,很清楚的一点是工艺的提高的直接结果是性能的增加和功耗的降低,但是工艺的提升并没有带来应有的更多的性能和功耗上的优势。如今的显卡所取得的提升更像是用功耗堆出来的。但愿在5nm之后的显卡在提高性能的同时能够实现对功耗的控制。
在这里不去质疑7纳米是不是12纳米假装的,要知道硅原子的直径是0.12纳米,就如没有比绝对零度更低的温度,使用硅制造的芯片核心也不会比硅原子的密度更高。那么已知芯片的最大密度就是0.12纳米之上。如今芯片核心密度是5纳米,在不考虑研发难度的条件下,它还有几代的提升空间就容易计算了。假设一切顺利的话,大约还有三代的空间,从5纳米,然后3纳米,再然后2纳米,最后在停滞在1纳米左右,量子隧穿会实现对硅材料半导体技术的终结。
当nvidia和amd止步的时候,就给了其他潜在企业追赶的机会,这个机会的窗口时间为无限,nvidia和amd要么研发新材料新技术,要么瞪着眼睛看着最后一代的显卡一天天饱和在这个市场,无论他们怎么做,生产线都会停工,员工会解散,唯一还有活力的部门,也许就是售后了。
有的人会说这种论调早已经不新鲜了,他们对芯片密度极限为7纳米的预言已经被5纳米打脸。我们且不谈现在的5nm存在文字游戏的嫌疑,很清楚的一点是工艺的提高的直接结果是性能的增加和功耗的降低,但是工艺的提升并没有带来应有的更多的性能和功耗上的优势。如今的显卡所取得的提升更像是用功耗堆出来的。但愿在5nm之后的显卡在提高性能的同时能够实现对功耗的控制。
在这里不去质疑7纳米是不是12纳米假装的,要知道硅原子的直径是0.12纳米,就如没有比绝对零度更低的温度,使用硅制造的芯片核心也不会比硅原子的密度更高。那么已知芯片的最大密度就是0.12纳米之上。如今芯片核心密度是5纳米,在不考虑研发难度的条件下,它还有几代的提升空间就容易计算了。假设一切顺利的话,大约还有三代的空间,从5纳米,然后3纳米,再然后2纳米,最后在停滞在1纳米左右,量子隧穿会实现对硅材料半导体技术的终结。
当nvidia和amd止步的时候,就给了其他潜在企业追赶的机会,这个机会的窗口时间为无限,nvidia和amd要么研发新材料新技术,要么瞪着眼睛看着最后一代的显卡一天天饱和在这个市场,无论他们怎么做,生产线都会停工,员工会解散,唯一还有活力的部门,也许就是售后了。